This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

COPYRIGHT: (C) 1984, JPO& Japio

=> d his

(FILE 'JPO' ENTERED AT 10:20:54 ON 25 JAN 1999)

DEL HIS Y

L1 108 S ANTIFUSE OR ANTI-FUSE

L2 17 S L1 AND VOLTAGE AND PROGRAM?

L3 0 S L2 AND (REFERENCE OR BIAS)

L4 2 S L2 AND RESISTOR

=> d cit ab 2

2. JP369105354A , Jun. 18, 1984, SEMICONDUCTOR DEVICE; ROBAATO, DEII

RANGU,

INT-CL:

H01L27/08; G11C29/00; H01L27/10

JP359105354A

L4: 2 of 2

ABSTRACT:

PURPOSE: To reduce the occupation area of a **program** circuit to cut and connect a fuse or a redundant element and thus unnecessitate a large transistor to supply **program** current by positively utilizing the latch-up phenomenon of a complementary type MOS transistor.

CONSTITUTION: An MOS Tr Q<SB>1</SB> turns ON and OFF by a logic signal P<SP>-</SP>. Now, when the signal P<SP>-</SP> is at a low level, the MOST

Tr Q<SB>1</SB> turns ON and supplies current to a P-well 2 via a resistor R<SB>p</SB> existent in the P-well region 2 and via the base of a proper parasitic N-P-N Tr 14 in a CMOS structure. The base current of this N-P-N Tr 14 triggers a parasitic thyristor formed by a P-N-P Tr 17 adjacent thereto together, and the ON-resistance of this parasitic thyristor is set at 10Ω or less; therefore when this current exceeds the critical level, the fuse F is fused, and then the parasitic thyristor automatically turns OFF. When this fuse is an anti-fuse, it is necessary to exceed a breakdown voltage.

COPYRIGHT: (C) 1984, JPO& Japio

(9 日本国特許庁 (JP)

①特許出順公開

⑫公開特許公報 (A)

昭59-105354

(1) Int. Cl.³

識別記号

庁内整理番号 6655--5F **③公開** 昭和59年(1984)6月18日

H 01 L 27/08 G 11 C 29/00 H 01 L 27/10

7922-5B 6655-5F 発明の数 1 審査請求 有

(全 9 頁)

60半導体装置

创特

22出

昭 8757-214609

顧 昭57(1982)12月9日

②発 明 者 ロパート・ディー・ラング

川崎市幸区堀川町72東京芝浦電 気株式会社堀川町工場内

①出 顧 人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

19代理 人 弁理士 則近憲佑

外1名

yı 46 Y

1. 海州の名称

半導体級質

2. 将纤维水の氟型

3. 発明の辞組な説明

(始例の役割分財)

本発明は半導体機能とそのプログラム方法に係 り、呼に接所業子の切断あるいは振観して用いて 舒遠な半導体機能に関するものである。

【始明の技術的背景とその問題点】

現在の主なプログラム可能な菓子として技術文献から確かめられるように、以下の3つのタイプ

が上げられる。

(i)フェーズ・リンタ方式…、一般には金属、金属合金、属ドープ 中導体層例えば a⁺⁺ 多溶晶シリコン、めるいは金属・半導体合金、がフェーズ 材料として使用される。

(3)フェーズを逆に使用する、例えば、卵湯溢状態から解放状態へブログラムする案子がある。 とれはアンチ・フェーズと呼ばれている。 とのような 業子は例えば多線品シリコンより なる 2 つのロサヤ 領域間に 9⁻⁻ 減壊が形成されたものであり、高端成プレークダウン状態下でとの漢子は高抵抗(10°Ω)から低低抗(10°-10°Ω)へ変化しブログラムされる。

(3) EPHOM あるいは EPROMは、フィールド電荷 住人を必要とし、製成のしまい値を顕著に変化し て、パイアス条件下の縁伝率を変化する。

またプログラム可能業子の選択に加えて、プログラム万法の選択もまた関連である。 BPROM と BPROM の過速に使用されるような電気的方法に よっての小プログラムされる BPROM 中 BPROMの

レーザービームガ氏の欠点としては、

- (1)プログラム用の高くて複雑な複雑が要求される。
- (2)プログラムはたいへん正確なウェハーの位置 決めが必要な歯様なステップが要求される。

場合は別としてフェーズとアンチフェーズブログラ ▲方式に使用される2つのより好ましい方法には (1)ナップ上に作り込まれた特別な雑節によって高 単記を応し単処的にブログラムを行なり方法と、 ②直接形するか、あるいは、たいへん少さくスポ ァトをしぼったレーザ・ピームによって住意報く プログラムする方法がある。実際の製造にはまだ 使われていないが、似と実質的に似た方法として、 強州者の知るかぎり、エレクトロン。イオンある いは他の非先性エネルギーピームによってブロク フムする方法がある。以上述べた電気的ブログラ A 方法とレーザーピーム方法には利点と欠点を背 しており、電気的プログラム方法の利点として、 (1)プログラムのための特別な装置が供求されない。 (2)プログラムが努易で早い。(3)ナストプログラム とボテストが1歳の自助ステップでできる。(4)プ ュダラムがパッシペーション歳のもるなしに資係 なくできる。このととによって信頼性が増す。⑸ プログラムによる近後素子への損傷を避けること ができる。(8)アセンブリのあとあるいは製造中の

- (3)テストとプログラムと将アストは別々の 3 つ の操作が衰まされる。
- (4) プログラムされるボ子は通常パッシペーション展生形成できない。そのため信頼性が低下する。
- (5) 辻娘本子への機能をおけるためのブロセス国 物が必要である。
- (6) プログラムは実験ではウェハーの収斂でのみ 行なうことができ、のちの製品化への解答と なる。

等でわる.

以上述べたようにフェースあるいはアンチフェーズ方式の地域的プログラムに対して、必要とされるものは、たいへん少さい面積とたている IC、特に、MOSPHTでは対応するものではない。一方、サイリスタはオン抵抗がたいへん低く、少ない面積を占めるたいへんよいスイッチであるが、CMUSプロセスあるいはパイポーラブロセスへはプロセスを指正することなる対することは組かしいと

いう父母を有している。

また、使来からドティンネルMOS形トランジスタとNチィンネルMOS形トランジスタよりなる相構形MOSトランジスタ(CMOS)ICでは、IC内で、哲生サイリスタが外米維音 によって、ターンオンする機能、即ら「ラッチアップ現象」が知られてきた。このラッチアップ現象は CNOS・ICの感動作を引起したり、時には、ICの破壊を引き起す。使って、この現象をとり除くため使来複々の工夫が成されてきた。

〔発料の目的〕

本発明は上記点に無みなされたもので、 電気的 プログラムガ法において、 従来 CMOS・ICの映画作 を引き起こしていたラッチアップ 別景を滅に利用 しプログラム 国路のための占有面積が少なく、 また、プログラム 国路を供給するための大きなトランジスタが不安な半導体 候散を提供するととを目的とするものである。

[発明の数景]

本処別の数要は、第1項関連の半導件基模と、

ぶ 1 図 乃 並 第 3 図 は 、 本 発 明 の 終 1 の 実 施 例 を 示 ナ凶である。 新し凶は本発明に係る第1の実施例 を示す事価組織的、第2回は本始明に係る第1の 光周羽を示す状態平面図、第3回は第2回のA-A に沿って切断した戦略所由因である。以下、路路 において河一直所は尚一符号を付して説明する。 また、新1の実施的の保違を第3回に従い臨時す る。据る因に示すように半導体当根例えば不純物 歯U 10 " car" のN型半導体基板(1)に例えば不銹物 最近 10 m cm の P ウェル 負債切が形成され、 N 型 半導体基板(I)には、P型テャネルMOSトランジス タ(Qi)が、そしてピウェル領域(2)にはN型テャネ ルMUSトランジスタ(Ye)が形成されている。以下、 これら MOSトランジスタを MOSTr と略称する。MOS $Tr(Q_1)$ のゲートには論題信号例が印加されており、 一対の不利物域域の一方の不夠物域域例えば不同 物表版 10^{10~}10²¹ ロソース模様(4)と半導体基根 (1)にはお 1 の電車電圧 Vpp が印加され、偽力の不 鉛物製取到えばドレイン製填(6)はPティネル製装 (2)と不利物通波 10 to ~ 10 to cal ** の領域(5)を介して製

尚、本苑別において褒断無子は単なるフェーズ だけでなく、強明の技術的背景で記載したアンテフェーズも包含するものである。

[発明の実施例]

以下、実施的に従って本発明を評論に説明する。

既されている。また MUS Tr (Qz)のゲートとドレイン 質様似にはフェーズ (F) のブログラムの状態を調べるための入出力進子(1N)(0RT)が最級され、不満由減差 10¹⁸~10²⁸のX⁻¹⁸のソース質様間にはフェーズ (F) を介して第2の電景でE Vas に姿貌にされている。また、第1,第2の電景 Vpp, Vas はそれでれ質域(3)に接続されている。ここで RN・Mp はそれぞれ学事体基板(1)、P ウェル質域(2)に存在されたでれず事体基板(1)、P ウェル質域(2)に存在されたがある。 ここで RN・Mp はそれぞれを表わし、トランジスタ似。 個はそれぞれ、第3 間に示す学事体製造に寄生する NPNトランジスタとPNPトランジスタである。

次に、第1回乃選系3回に使い回路動作について以明する。通常よく知られた回路によって発生された離離信号PによってMOS Tr(Qi)はオン・オフする。今、Pがローレベルなら MOS Tr(Qi)はオンし、Pウェル領域以下存在する抵抗的を介して、また CMOS 解達にかいて固有の寄性 NPN Tr Qiのペースを通してPウェル(2)へ追渡を供給する。この NPN Tr Qiのペースは使は、となり合う PNP Tr

切とによって形成される寄生サイリスタをトリガ し、この寄生サイリスタのオン製抗は 10(Ω) 以下 に世足されているため、c⁺エミッタ好に大きいる 佐を沈し、この凶健が臨界レベルを超すとフェー XIDを説明し、寄生サイリスタは自動的ドオフナ る。とのフェーズがアンティフェーズの場合はブ レークダウンは圧を越える必要がある。アンティ フェーズの場合の好ましい回路判を高く図。据 6 図、紅8図に示す。とのフェーズ的が、多輪輪シ リコン・フェーズの場合、磁井電流機度は保護域 がある場合は約 1.7 × 10*(A/of)で保護減がない場 合は約7×10°(A/ci)である。フューズ町が導み 0.25(µm), 中2(µm)の場合、フェーズ例を唐断す る世紀は保護線がある場合は 85(mA), ない場合は 35(mA)となる。ととてMO8Tr(QL)はトリガ電視を 供給するために使われ、MOS Tr(Q_e) はプログラム が行なわれたかどりかを使盪するために使われる。 MOSTr(Qi)は2~300(AA)を供給するのに元分大 もい必要がわる。通常の当会ゲート級とゲート長 の比W/L=1である。 減る路ではW/L=4の場合

を示している。点 グート級化製が 250Å L 9 塚 い場合、フェーズ部所は成を供給するため大きな N テャネル MOSTs を使う場合、セのゲート転とゲート長の W/L 比は栄暖減がない場合で少なくとも 140、保健験がある場合で 60 必要である。 適当な 関係マージンを供給するためには W/L 比を実験は もっと大きくする必要がある。それに対し本発明では少なくとも 1 析るるいはそれ以上プログラム 国語の 国級を減少できた。

第1 図に示されるように、付加的な検査用パットはプログラム回路の助作のために必らずしも必要ないものである。しかし、値々の他の突縮例において有効に使用される。 地常のプログラムの路はは原の選ばな場別力とは 7(Y)を使用する突縮例ではやや大きい回路マージンを有することが可能である。これは、フェーズ、 存にが結 は 圧 も 要求 である。これは、 フェーズの 救っとも 挟い 部分 お る た め で る る 。 フェーズ の 救っとも 挟い 部分 か 2.0 4 の 参数 4 シリコンフェーズ に対する一般的 2

顧明延足値は決試調がある基合は 21 (V)でない場合は 0.9 (V)である。

以上述べたよりに、作業CMOS 国路において、 好ましくないとされてはたファナアップ機能を逆 に破壊的に利用することによって、逆断ネ子のが 連、非事理を制御することが可能である。また、 NPNTrugとPNPTrugによって構成されるサイリス メはCMOSトランジスタの寄生業子であるため、 プロセスの収集も必要なく、また占有国機も少な くて及い。

本地明にかいて重要な点は、定来 CMOS IC だかいてラッチアップ機能を別止するため寄生サイリスタ内のPNPトランジスタと NPNトランジスタ側 の電気的経過を運動していたものを本発明では寄生サイリスタをオンさせるため PNPトランジスタ 瞬と NPNトランジスタ 傾向 O 電気的機能 (T) を形成するととてるる。

次化、終2の実施判を終4回、終5回に従って 詳細に説明する。終4回、終5回は、フェーズの の第2の無数活子観がピウェル四の動物質位 Vast に接続されず Vasi に最終されている場合を示して いる。この国島は、フェーズ町の亜抗が高い場合、 役に、アンチフェーズのように、プレークダウン 似圧によって制御される場合、とのフェーズの電 出版下のためNPNトランジスタ44のエミッタに負 船生効果が動き、プログラムのためオンしたぞ生 サイリスタがコフすることを訪ぐため NPN Tr QQ のペースに解るの電影 Vaaa を凝続し、通常動作の 粋はPゥェル(2)に Vanzを印加し、フェーズ(6)をブ ログラムするとま化、第3のWWVsszをフローテ ィング状態にして、フェーズ的による NPNTr 44 のエミッタ集構造効果を防ぐものである。MOSTr (Qa)は終1の実施例と同様フェーズのが呼通が非 非道かをテストするためのトランジスタである。 使用法は MUSTr(Q₁)のゲート 端子(1N)に電圧を印 加し、OUT 場子の 電圧値を調べることによってフ

次に終るの実施資を第6個乃遊車9個に使って 評点に成明する。第6個と第8個は、第4回に述 べたように、フェーズのによるNPNTrq4のエキッ

次に割4の契約例を、第10回、第11回に使い成別する。第10回は、 V_{DD1} が余分のパッドによって与えられた回路を示す。 プログラムの間は $V_{DD1} = V_{DD2}$ であるが、通常の回路動作の場合は $V_{DD1} = V_{BB}$ である。 そして全ての \overline{P} 信号が低レベルになったとき、P テャネルトリガ用 $MOSTr(Q_i)$ はオンを保ち、それゆえP ウェルへ V_{BB} を供給する。また、P ウ

名(タ>100)のTragがフェーズ例を移断するものである。ドチャネルトランジスタ(Qu) は、無1週 乃至第15 間に示した者生サイリスタの場合より多 くの可能を供給しなければならない。そして寄生 サイリスタがちようどオンするまででなくアョダ シムが終了するまでは先を使しつづけられなけれ ばならない。フェーズ例のブロダラム状態はMOS Tr(Qu)によって行なわれる。

尚、本似ではN遊牛等体基板によりェル値数を 形成した CAUSTr の実施的に基づき放明したが、 これに設定されるものではなく、P 型牛等体系板 にN ウェル製製を形成した CMOSTr あるいはバイ ボーラネ子を使用して解成してもよい。

また、本知明は CNOS 製品やパイポーラ製品だけでなく、 NMOS 製品や、 d-HAM, BPROM, RIPROM 製品等へも適用できることは明らかである。 (発明の効果)

以上、説明したように、本発明によれば、従来 相補形MOSトランジスタのファチアップ残象を模 低的に利用して、フェーズあるいは冗長素子を頼

次に据るの実施判を終12国乃亞第15図に基づき、
評価に説明する。第12回,第14回に示す等価図路
は、フェーズ的、のるいはアンティフェーズがサ
イリスタの VDD の何へ接続され、フェーズののプ
ログラム状態をアストするためのアティネルMOS
Tr(Qa)がフェーズのの VDD 何と反対何に接続されている。第14回にかいて、第1の可似 VDDは VDD1 と VDD2 はほらずしも設ける必要はない。というのは、基板領域はいたるところに存在し、多くの箇所に設けられた要認が停別なポイントから見た基板の広がり 独技を被するととはない。


次に第16回、第17回に使い第6の実施対を説明 する。第16回は、完全なサイリスタが要求されず CMOSと同一のプロセスの特徴を利用する。プロ グラム国路を示す。第16回にかいて高い電流増電


断するためのプログラム回路の占有函数が少なく、 またプログラム電流を供給するための大きなトラ ンジスタが不要を半導件装置を提供するものであ


4. 超面の留単な説明


第1 図は本発的に係る第1 の実施的を示す中華体験性の等価関係関、第2 図は本発的に係る第1 の実施的を示す単導体要性の影響や固定、第3 図は第2 図のAーA、線に沿って切断した状態所面図、第4 図、第6 図はそれぞれ本発的に係る他の実施的を示す単導体機能の表別に係る他の実施的を示す単導体機能の表別に係る他の実施的を示す単導体機能の表別に係る他の実施的を示す単導体機能の表別に係る他の実施的を示す単導体機能の表別に係る他の実施的を示す単導体機能の表別に係る他の実施的を示す単導体機能の表別である。図にかいて、


VDD … 第 1 の 電強、 Vd 5 … 第 2 の 電像、 P … 由 退 信 号 、 1 … 半海体系板、 2 … 半海体系板、 4, 6, 10, 12 … 不満 密 領域、 P … 接 級 素 子 、 Q_{1, 4}, 11 ~ 電影効果トランジスタ、 T … 接 数 子 象。






































F 16 🖭



¥ 17 🗹



10 58.6.78 E

养养疗法官员

- 1. 事件の表示 特額昭 57 - 214609 号
- 2. 発明の名称 単導体装置
- 3. 福正をする者 事件との関係 等 許 出版人 (307) 東京芝浦電気株式会社
- 4. 代 雅 人

平 100 東京都千代田区内章町1-1-6 東京芝鳴電気快式会社東京事務所内 弁 雄 士 縣 沿 章 佑

5. 補正の対象 血

(7317)

題 選 58 6 6 ・ 検正の内容 ・ 機能の内、体を数、数を置、数 10 間、

14 職を別乗のとかり訂正する。

